Chiplet(小芯片)技术,作为后摩尔时代的热门技术之一,在近两年受到业内的广泛关注和探讨。即便已经有了像UCIe这样的产业联盟,不少人依然认为我们需要一套属于自己的Chiplet技术标准。
继2021年Chiplet标准立项之后,在12月16日“第二届中国互连技术与产业大会”上,首个由中国集成电路领域相关企业和专家共同主导制定的《小芯片接口总线技术要求》团体标准,正式通过工信部中国电子工业标准化技术协会的审定并发布。这是中国首个原生Chiplet技术标准,对中国芯片产业意义重大。
我们的科技留言板“有意见”如下
@魔法少女郭德纲:无论是中国发布的Chiplet技术标准,还是国外厂商牵头发起的UCIe,都是为了Chiplet生态系统。目的就是开发相应的参考设计,并孵化相应的企业,加速我国集成电路行业发展。我们猜测,下一步布局可能是与UCIe在物理层上兼容的问题,这样才能降低IP厂商支持多种chiplet标准的成本,这是一个全球的共赢过程,希望国内外厂商能摒弃某些外在因素,单纯在技术方面聚智凝力,这样才能走得更远。
@卡卡卡卡西:三流企业做产品,一流企业做标准,在当下严峻的市场环境下,只有突破标准这一关,本土芯片企业才能顺利进入国际市场,做大做强。
@老铁666:世界上最早的电子产品是由电子真空管组成的,体积大、易碎、密封性差等一系列缺点,经过时代的演变,现在的高性能芯片已经小到可以放在指尖。科技的进步让人心生敬畏。
好文章,需要你的鼓励
工业升级的关键,或许在于智能本身。“工业+机器人”将成为通向下一阶段工业体系的核心抓手。——黄仁勋。
浙江大学等联合研究发现,AI强化学习效果取决于"模型-任务对齐"程度。当AI擅长某任务时,单样本训练、错误奖励等非常规方法也有效;但面对陌生任务时,这些方法失效,只有标准训练有用。研究团队通过大量实验证实,这种"舒适圈"现象比数据污染更能解释训练差异,为AI训练策略优化提供了新思路。
瑞士政府正式发布了自主研发的人工智能模型,该模型完全基于公共数据进行训练。这一举措标志着瑞士在AI技术自主化方面迈出重要一步,旨在减少对外国AI技术的依赖,同时确保数据安全和隐私保护。该模型的推出体现了瑞士对发展本土AI能力的战略重视。
巴赫切希尔大学研究团队通过对五种不同规模YOLO模型的量化鲁棒性测试发现,静态INT8量化虽能带来1.5-3.3倍速度提升,但会显著降低模型对噪音等图像损伤的抵抗能力。他们提出的混合校准策略仅在大型模型处理噪音时有限改善,揭示了效率与鲁棒性平衡的复杂挑战。